Eagle et porte logique
Publié : 08 déc. 2005 23:48
Salut !
Je debute avec eagle est j' essaye de faire un "simple" schema comprtant des portes logiques (xor, or and). Lorsque je lance l' ERC, j' obtiens les messages d' erreurs suivant:
Les "input pin" 1, N$1, N$2, N$3, N$5, N$6, N$8, N$10 sont toute les entrés de mes portes logiques (sur 16 entrées seul 3 sont validées pour 8 portes logiques !). Je crois que j' ai donc mal branché mon schéma mais je ne vois pas ou....
Le .sch est disponible ici: http://dnanar.no-ip.org/hdd/circuit.sch et le png ici http://dnanar.no-ip.org/hdd/circuit.png
Merci d' avance !
Je debute avec eagle est j' essaye de faire un "simple" schema comprtant des portes logiques (xor, or and). Lorsque je lance l' ERC, j' obtiens les messages d' erreurs suivant:
Code : Tout sélectionner
ERROR: Only INPUT Pins on net 1
WARNING: Only 1 Pin on net 1
ERROR: Only INPUT Pins on net N$1
WARNING: Only 1 Pin on net N$1
ERROR: Only INPUT Pins on net N$2
ERROR: Only INPUT Pins on net N$3
ERROR: Only INPUT Pins on net N$5
WARNING: Only 1 Pin on net N$5
ERROR: Only INPUT Pins on net N$6
ERROR: Only INPUT Pins on net N$8
WARNING: Only 1 Pin on net N$8
ERROR: Only INPUT Pins on net N$10
WARNING: Sheet 1/1, Net N$2: missing Junction at (4.1 2.8)
WARNING: Sheet 1/1, Net N$10: missing Junction at (2.6 0.6)
WARNING: Sheet 1/1: Nets N$2 and N$3 too close at (4.2 2.4)
WARNING: Sheet 1/1, Net N$10: wire overlaps pin at (2.6 0.9)
WARNING: Sheet 1/1, Net N$6: wire overlaps pin at (2.8 1.75)
Le .sch est disponible ici: http://dnanar.no-ip.org/hdd/circuit.sch et le png ici http://dnanar.no-ip.org/hdd/circuit.png
Merci d' avance !