Page 1 sur 1

Verilog-> VHDL

Publié : 04 mai 2006 12:33
par Luffy
Bonjour,

J'aimerais savoir si c'est possible de traduire du Verilog en VHDL et comment faire car je dois écrire un programme en VHDL mais je ne l'ai trouvé qu'n Verilog?

Merci

:)

Publié : 04 mai 2006 13:53
par JP

Publié : 05 juil. 2006 16:33
par topix
traduire un Verilog en VHDL ? à ma connaissance c'est possible si c'est toi même qui fait les implementations