programation fpga sur cyclone 12F324

Electronique numérique / Circuits logiques programmables EPLD, CPLD, FPGA d'Altera ou de Xilinx VHDL, Verilog ou SystemC

Modérateur : Modérateur

deuts

programation fpga sur cyclone 12F324

Message par deuts »

je viens du l'univers Microchip et Motorola,
je me suis mis au FPGA avec protel DXP et quartus 5.0
je développe en vhdl, je transfert mon code compiler sans problème sur une petite platine de test (live design avec cyclone 12F324).
Jusque là tous se passe bien, le code s'exécute, mais lorsque je retire l'alimentation et le bus JTAG de la platine, a la remise sous tension rien ne redémarre le code a disparue!!!!

Alors comment faire pour que la platine soit autonome sans reprogrammer a chaque foi le FPGA ?
:-D
lamygale
REGULIER
REGULIER
Messages : 115
Inscription : 11 juin 2005 20:27
Localisation : Bordeaux - ENSEIRB - EirBot

Message par lamygale »

Salut
C'est simple, le fpga est à base de RAM. Hors quiand tu programmes en jtag, tu programmes directement le FPGA. Donc dès que tu coupe l'alim, la ram a tout perdu.
Pour éviter cela, il faut que tu programmes l'eeprom de reprogrammation (epcs1, epcs4 ou autre) en AS mode . (Attention il faut convertir ton .pof avec file>convert file il me semble) .
Une fois que tu l'as converti, tu connecte ta sonde a l'eeprom tu la programme et la ca marchera ....
La vie est une maladie mortelle sexuellement transmissible ;-)
Avatar de l’utilisateur
ukandar
REGULIER
REGULIER
Messages : 128
Inscription : 24 mars 2006 20:01
Localisation : yvelines

Message par ukandar »

bonjour,

pour ton cyclone, tu puex utiliser des EPC ou des EPCS.
Pour les EPC il te faut l'équivalent du .pof, le .sof. regarde bien dans ta racine, car quartus le génère automatiquement.
Par contre pour les EPCS il me semble qu'il faut effectivement que tu convertisses ton .pof en .jdc.
deuts

Message par deuts »

OK, mon fpga à bien une mémoire eeprom (EPCS4 EPCS16 EPCS64)
Comment fait on, pour placer le code à cette endroit ?

Le fais de choisir le type de ficher change t'il quelque chose ?

Aujourd'hui j'ai plusieurs extension( toto.jam, toto.jbc, toto.pof, toto.sof)

C’est quoi le mode AS ?

Moi je n'ai pas de bus jtag sur l'eeprom puisqu'elle est dans mon FPGA,
et que je suppose que quand j'utilise cette eeprom je doit retirer le nombre
de cellule pour crée l’eeprom des cellules libre pour le code.

aprés cette opération, mon FPGA pourat il étre reprogammé?

merci :-D
Avatar de l’utilisateur
ukandar
REGULIER
REGULIER
Messages : 128
Inscription : 24 mars 2006 20:01
Localisation : yvelines

Message par ukandar »

bonsoir.

quand tu dis que ton FPGA a bien une mémoire EEPROM, du veux dire que sur ton circuit tu as prévu d'en mettre une. Il ne me semble pas que sur les FPGA de chez Altera il y est des eeprom intégrée dans le FPGA comme chez ACTEL.

Est ce que tu as des infos sur ta carte, y a t'il une EPCS.
Si effectivement il y a une EPCS, il va falloir que tu conertisse le .sof pour le télécharger ensuite dans ton EPCS via le bus JTAG.
Pour cela ous quartus, tu vas dans le menu File.
là tu sélectionnes Convert Programming Files...
Dans la boite de dialogue dans Programming file type tu choissis
JTAG Configuration Indirect File (.jic)
tu sélectionnes ensuite ton EPCS
Tu donnes un nom de sortie pour ton fichier .JIC
ensuite dans le tableau en dessous tu sélectionnes la ligne Flash loader et tu fais Add device (tu slectionnes alors composant cyclone)
Tu sélectionnes alors la ligne suivante SOF Data, là tu vas choisir ton fichier .sof généré lors de ta compilation.
Et tu lances le tout en appuyant sur generate.
Si pendant la génération du JIC un message d'erreur arrive comme quoi il n'y a pas assez de place dans ton EPCS, tu sélectionnes alors la ligneSOF Data en cliquant sur le nom de ton fichier.sof, et là tu cliques sur l'onglet Properties, et tu sélectionnes l'option compressed, et là ca doit passer.

Bon courage
deuts

Message par deuts »

je viens de faire une découvert , il y a de la réflexion a vendre chez Altera,
l'eepron pour le code n'est pas dans le FPGA, quelqu'un peut me dire à quoi cela sert de faire des chip pareille si il faut les reprogrammées par une eeprom externe, il ne les utilises jamais, pour ne pas s'apercevoir que cela serai plus facile d'inclure un eeprom dans le FPGA. :x

Du coté de ma platine de teste ce n'est pas mieux, il on figé la coufique en dur même pas moyen de dessouder quelques résistances pour placer une eeprom , ils on placer DATA0 et MSEL0 sur VCC en directe avec MSEL1 et nCE sur GND, de plus le boitier du FPGA est en BGA. :x

Alors je dis bravo pour celui qui a dessiné les schémas il aurait pu se creuser un peut plus la tête avec une configue plus modulaire (resistances de configuration) et pourquoi pas une implante pour l'eeprom.
si j'ai bien tous compris à la doc sur le cyclone EP1C12.
il ne me reste pas d'autre solution que de jeter ma carte (live design de ALTUM) à la poubelle :cry:

Quelqu’un a t’il une autre solution ?
lamygale
REGULIER
REGULIER
Messages : 115
Inscription : 11 juin 2005 20:27
Localisation : Bordeaux - ENSEIRB - EirBot

Message par lamygale »

Salut,
Ces derniers temps, j'ai pas mal regardé du coté des cartes de devellopement et particulièrement du coté des cartes contenant un cyclone.

Je dois dire que j'ai été agréablement surpris par la carte de terasic:
http://www.terasic.com.tw/cgi-bin/page/ ... o=39&No=14
la carte a pas mal de choses et est pas trop chère.
En plus elle possède une flash de reprogrammation :roll: :roll:
A voir si ca convient à tes critères ...
La vie est une maladie mortelle sexuellement transmissible ;-)
Répondre