probleme pour programmer mon cpld

Electronique numérique / Circuits logiques programmables EPLD, CPLD, FPGA d'Altera ou de Xilinx VHDL, Verilog ou SystemC

Modérateur : Modérateur

JP
Administrateur
Administrateur
Messages : 2328
Inscription : 23 sept. 2003 19:14
Localisation : Strasbourg
Contact :

Message par JP »

J'ai ouvert ton projet, j'ai lancé le programmation et maintenant j'ai le même problème que toi avec tous mes projets :casse:
Ce qui est bizarre, c'est qu'il m'impose maintenant comme programmateur le ByteBlasterMV alors qu'avant j'avais le ByteBlaster et tout fonctionnait impec.
j'ai une autre question, es ce qu'il faut brancher les pattes 1 (INPUT/GLCRn), 2 (INPUT/OE2/(GCLK2)), 83 (INPUT/GCLK1) et 84 (INPUT/OE).
A mon avis si t'en as pas l'utilité, non.
franek
NOUVEAU
NOUVEAU
Messages : 14
Inscription : 25 mai 2005 14:02

Message par franek »

je voulais savoir si tu avais resolu le probleme avec ton logiciel.
JP
Administrateur
Administrateur
Messages : 2328
Inscription : 23 sept. 2003 19:14
Localisation : Strasbourg
Contact :

Message par JP »

Non toujours pas. :(
franek
NOUVEAU
NOUVEAU
Messages : 14
Inscription : 25 mai 2005 14:02

Message par franek »

ça y est, j'ai trouvé mon probleme.
Il fallait mettre un filtre RC sur le signal TCK.
et maintenant j'arrive a programmer.
merci beaucoup pour ton aider et j'espere que tu arriveras a resoudre le tien.
franek
NOUVEAU
NOUVEAU
Messages : 14
Inscription : 25 mai 2005 14:02

Message par franek »

Bonjour, j'ai reçu plusieurs e-mail me demandant le schéma éléctrique pour réaliser le filtre passe bas, avec les valeurs des composants.
Voici le schéma :
Pièces jointes
JTAG.jpg
JTAG.jpg (160.32 Kio) Consulté 4437 fois
Répondre