Jelectronique.com

Bonjour, J'ai l'intention d'utiliser le port série avec une vitesse de 19200 bauds. J'imagine que cela veut dire que chaque fois que j'enverrai un octet dans la FIFO, ou que j'en lirais un, je dois au préalabble me synchroniser avec une fréquence de 19200hz. c'est bien ça? Mais lorsque j'adresse le ...

bonjour, j'ai finalement décidé d'utiliser un uart pour envoyer les données du FPGA sur le port série(parce que je l'avais jamais fait surtout). C'est plus complexe que je le pensais car il faut piloter l'uart, en fait un duart avec 8 octet de FIFO ici, de chez philips, dont voici la datasheet: http...

piged: vu le message d'erreur tu as du appeler un fichier "cpt.vhd" et le définir comme l'entitée principale du projet mais oublier de créer une entitée nommée "cpt". Le fichier TOP_Level doit être de la forme suivante: library ieee; use ieee.std_logic_1164.all; use ieee.numeric_...

je crois que c'est le genre d'erreure qui apparaît qd on a oublié un ";"
copié collé abusif??

library ieee; use ieee.std_logic_1164.all; use ieee.numeric_std.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity compteur is port ( clk : in bit; Q : out std_logic_vector(3 downto 0)); end compteur; architecture description of compteur is signal cpt : std_logic_vector(3 dow...

alors remplace ta définition de cpt par:

signal cpt: std_logic_vector(3 downto 0);

si cpt est défini de la même façon que Q tu n'auras pas de problème

c comme ça que je fais pour les compteurs.

au lieu de bit_vector, utilise std_logic_vector: là ça marche

ayé mon multiplieur fonctionne! J'ai téléchargé la version 5.0 de quartus où j'ai pu avoir la librairie math_real: déjà ça aide, et j'ai rajouté la librairie fixed_pkg.vhd en l'incorporant à mon projet. maintenant ça marche avec la virgule fixe, par contre je suis limité en précision, effectivement....

ben ce que j'ai essayé de faire des le départ, c placer dans le dossier library\ieee\ de quartus les fichiers fixed_pkg et math_real (que je n'ai pas non plus, et dont a besoin le premier.) Et lorsque j'analyse le fichier j'ai le message suivant: Error: VHDL Use Clause error at Multiplieur.vhd(5): d...

mais merci pour l'info: je ne connaissais pas fp